Lattice I2C_SLAVE ISSUE

最近正從xilinx 轉向使用 Lattice, Lattice 官網有提供相當豐富的SOURCE CODE可做參考。

http://www.latticesemi.com/Products/DesignSoftwareAndIP.aspx

日前有I2C的整合需求，因此我也直接上Lattice尋找有無相關的程式碼可參考，果然一下就找到了。

github SSH 使用紀錄

前言: 目前網路上所提供連結SSH的方式都是舊的git頁面，在現在的頁面使用上仍有一點不同，因此特別寫一篇來記錄使用方式(一開使使用因為一些小問題，卡了一整個上午   "我的美好早晨阿!!!!")。

step1: 產生SSH專屬密碼

獨立個體

大部分的人都喜歡自己一個人的吧，我說。

為何? 人不是群居的生物嗎?  她喝著咖啡， 頭也不回的隨便的回答我。

如果人不喜歡獨處，為何人類自己發明這麼多必須獨處時才能使用的"電器"。 我眼神盯著她手上拿著的三星手機，手上的觸控筆像指揮棒一樣在觸控螢幕上來來回回，像在指揮些甚麼一樣。

slew rate 與 settling time TI : SLOA083

1. slew rate : Rise Edge 上升時間的10% 與 90% 區間的斜率，上升斜率對於數位電路來說相當重要。

2.settling time : Rise Edge 到最高點之後，會有一小段Damped 的時間，Damped 區間的長短與後面的RC電路有關，而將前面的Rise Edge 加上 Damped 的時間就統稱為 settling time。

補充 : Damped 區間 其實可以想做是電路回授從一開始unstable 到 stable 的時間，還記得在電路學裡面有提到，當有一回授路徑成立(回授路徑的RC會影響stable時間)則Vin+ = Vin-，而在時域的情況則是會以逼近的方式慢慢形成Vin+ = Vin-，所以才會有Damped的情況產生。

Asynchronous Signals and Metastability FPGAs_WORLD_CLASS_DESIGNS 80~106

2.3.7 Asynchronous Signals and Metastability
這本書這個章節，對於Metastability給了相當清楚的解釋，因此特別跟大家分享。(如果有錯的地方，請見諒。)

對於一般設計，內部的電路架構，應該都會是由synchronous的方式設計而成。

那為什麼還會有Metastability的問題產生呢?

Voltage Level Translation

最近因為公司的產品要改版，所以必須要做一些電路的修改。修改的時候卻發現的一些問題，由於舊的電路系統水平電位(Voltage level)幾乎都是5V，而現在要轉換的電路幾乎都是3.3V(我的例子是FPGA，現在的FPGA IO Bank 幾乎都是3.3V以下)，所以必須使用"Voltage Level Translation" 此類的IC做電壓的轉換，也因此順便研究了一下此類IC的特性，下列以SN74LV4T125 這顆IC來做紀錄。